一、关于PLD/FPGA的同步设计（论文文献综述）
袁留飞[1]（2020）在《一种人眼安全的小体积激光测距系统的研究》文中进行了进一步梳理激光在当前的人类社会中有着非常广泛的应用,而测距就是激光诞生以来一直被应用的领域。随着激光器以及光电探测器制造技术的不断发展,激光测距机的体积以及重量得到了很大改善,同时众多信号处理算法的使用也使测距精度和量程有了很大提升。本文以军事应用领域中的导弹末端制导和单兵测距装备为研究背景,主要研究目的是设计出一种小体积、低功耗、低成本且人眼安全的激光测距模块,使用该模块替换导弹末端制导中的电磁波测距模块可以有效提高导弹的抗干扰性和打击精度。本文以脉冲飞行时间测距法作为系统测距方法。然后对系统进行自顶向下的模块化设计,将系统分为发射模块、接收模块、光学模块、信号处理模块、控制模块五个模块,最大程度的将模块解耦,便于系统后期升级以及模块替换。本文基于中心波长为1550nm、额定功率为40W的激光二极管设计了发射模块,使发射功率达到了一级激光安全标准,确保了所设计的系统绝对人眼安全,同时激光二极管相比于激光器更具有成本优势。为了使放电回路寄生电感最小化,本文一方面选择带有专用Kelvin Gate以及2ns上升时间的Nex FETTM功率MOSFET作为开关器件;另一方面采用微孔技术和功率回路分离在140sqmm的空间中完成了放电回路布局。发射模块可以按要求产生脉宽100ns、上升时间约11ns、峰值功率为40W的脉冲激光。同时10KHz的重复发射频率使得系统可以在短时间内进行多次测量。本文针对回波信号过于微弱的问题,选择了仅有3n A暗电流的APD作为光电探测器,同时本文基于增益带宽积高达5.5GHz的OPA858运放设计了前置跨阻放大电路,在引入极低噪声和保证信号不失真的情况下可以提供百万倍的增益;同时本文还引入了ADC对回波信号采样,数字化的回波信号使得后续算法的应用成为可能,使得系统量程在40W发射功率的情况下达到1500m成为可能。本文基于FPGA芯片实现了信号处理模块和控制模块。通过激光雷达作用距离方程、APD噪声模型和运放输入噪声模型对回波信号信噪比进行了分析,并在此基础上建立了回波信号模型。通过分析回波信号模型,本文提出了总值最大法用以判断脉冲到达时刻,该方法可以有效避免回波幅值变化及波形畸变对测量结果的影响。本文针对低发射功率情况下量程不足的问题,本文借鉴雷达信号处理算法,在总值最大法的基础上融入了信号积累技术,仿真结果表明该方法在20次累加的情况下可以将系统有效量程从700m提高到1500m,同时最大测量误差不超过2m。
龙辉[2]（2020）在《轮对电机磨合试验台控制系统的研究与设计》文中进行了进一步梳理轨道交通运输以其环保节能、载运容量大、安全可靠等优点在我国公共运输领域占据重要地位。近年来随着高速动车组的发展,轨道交通运输变得更快速便捷、舒适准点,成为我国的运输大动脉。轮对电机总成是机车走行部最重要的部分,而轮对电机更是重中之重,决定着动车组能否正常运行。因此,在电机装车前必须进行轮对电机磨合试验。本课题根据轮对电机磨合试验要求,针对CRH2型动车组牵引电动机,设计了磨合试验台控制系统。论文分为系统主电路、控制系统硬件和系统软件三大部分。介绍了电力牵引传动系统,理清了从电网电源到牵引电机输入端的技术路线,为系统方案设计作参考。针对CRH2型动车组牵引电机结构与参数,结合《三相异步电动机试验方法》和《CRH2动车组四级检修规程》总结出磨合试验要求为频率不变时调节电压观察电流和正反转调速。通过研究牵引电机调速方法,提出了SPWM变频调速方案,采用低压变流器+高压变压器的主电路设计方案,并确定了双极性SPWM控制和PID调节结合的控制策略。低压变流器由三相不可控整流电路和电压型三相全控逆变电路构成。控制系统需要采集牵引电机的电压、电流、转速、温度等信号并送入上位机处理,硬件电路设计以可编程逻辑器件FPGA为控制芯片,设计了最小系统电路,包括电源电路、时钟与复位电路和配置电路;紧接着设计了8通道A/D转换电路、与上位机通信的USB通信电路、IGBT驱动电路以及过电压过电流保护电路。软件设计分为FPGA数字程序设计和上位机人机交互程序。FPGA数字程序设计的本质是实现数字电路的结构和时序逻辑设计。本文选择在Quartus Prime平台使用Verilog语言来开发,其中模块的时序逻辑是FPGA设计的重点,包括时钟模块、A/D采样模块、FIFO缓存模块、USB通信模块及其固件程序、PI算法模块、SPWM波形产生模块。上位机程序使用C#语言在Visual Studio开发环境中编写,是实现人机交互的界面,可完成数据采集后显示、存储、删除、另存到U盘等功能以及控制电机正反转、调压、调速等操作。
王宜聪[3]（2020）在《基于FPGA的视频图像边缘实时检测系统设计》文中提出提取图像边缘是图像处理类算法的基础,对于图像边缘提取具有重大意义。现如今视频图像数据朝着高分辨率、高帧数的方向发展,这就大大增加了图像数据量,处理难度也大大提升了。传统的软件处理由于是串行结构处理的方式,处理速度有限,在一些对于处理速度要求较高的图像处理的场合难以保证较高的可靠性与实时性。FPGA技术脱颖而出,因其并行处理方式与流水线结构,可完成针对大量图像数据的高速处理,较高的处理速度保证了图像数据处理的实时性,FPGA技术在图像数据处理领域的应用将是一往无前的。本设计采用CycloneⅣE系列的FPGA主控芯片以及verilog HDL硬件描述语言,将摄像头OV5640采集的视频图像彩图画面以640×480分辨率、40帧/秒进行图像数据的实时边缘检测算法处理,最终将提取的视频图像边缘通过百兆以太网发送到上位机进行实时显示。该基于FPGA的视频图像边缘实时检测系统可应用于动态特征识别领域,例如一些对图像帧数要求较高的人脸识别、交通道路上号牌识别等场合。本设计主要FPGA实现模块有IIC协议驱动以及配置、图像数据采集及转换、图像边缘检测、SDRAM控制器、图像数据封装、UDP协议上传。所需外设有摄像头OV5640、SDRAM外部存储器、上位机,其中上位机需要由RJ45水晶头也就是网线在PHY芯片（以太网MAC层与PHY芯片接口为MII接口）支持下与FPGA相连接。本系统的特点在于将传统的Sobel边缘检测算法的处理矩阵模板进行了矩阵系数的改进,同时对图像噪声进行滤波处理,最后将检测到的边缘图像通过以太网多层协议（底层为UDP协议）发送到上位机进行了实时显示,该与上位机的联网操作是为了以便进一步完成后续图像处理算法,利用传统软件或者FPGA做进一步处理均可,可操作性强。
曹彬[4]（2020）在《基于FPGA的多路旋转变压器解码算法研究与系统设计》文中进行了进一步梳理旋转变压器是一种电磁式传感器,可以用于角位置和角速度的测量。旋转变压器结构简单可靠,具有抗冲击、抗振动、耐高温等特点,使用寿命长,可以用于环境恶劣的场合。此外,旋转变压器精度高、抗共模干扰,能够满足一些系统对于高精度的要求。因此,旋转变压器广泛应用于机械设计制造、航空航天、数字转台、电动汽车等领域。但旋转变压器的输出信号是由高频载波与低频角位移信号调制而成的模拟信号,需要专门的解码系统进行解码才能得到角位置或角速度信息。而在一些应用中,例如工业机器人、雷达运动平台等需要多个旋转变压器用作位置反馈,如果能够使用一个可以解码多路旋转变压器的解码系统进行统一解码,不仅能提高系统的集成化,还能节约系统成本。FPGA是在PAL、GAL、CPLD等可编程器件的基础上发展起来的新型半定制集成电路,具有独立可分配的I/O接口和可编程逻辑块。目前,FPGA由于具有容量大、速度高、集成度高及灵活性强等特点,可以完成极其复杂的时序和组合逻辑电路功能,在通信、数字信号处理、图像处理等领域得到了越来越多的应用。因此,以FPGA为核心设计一个可以对多路旋转变压解码的解码系统即可以在提高该系统集成度、可靠性的同时能够保证解码精度与运算速度。本文对基于FPGA的旋转变压器解码算法进行研究,并对闭环跟踪解码算法进行改进。仿真结果显示,相比传统闭环跟踪解码算法,改进的闭环跟踪解码算法的阶跃响应更快、稳态误差更接近理论值。结合旋转变压器自身的特性,本文对多路旋转变压器解码系统的硬件电路进行设计,使用数字功率放大器对多路旋转变压器提供统一的激励信号,以总线开关与模数转换器配合的方式依次对多路旋转变压器输出信号进行采样,减少了硬件电路的布置,降低了系统成本。以改进的闭环跟踪解码算法为核心,结合对硬件电路的控制进行解码系统的软件设计,使得解码系统能够稳定、精确的对多路旋转变压器进行解码。最后搭建实验平台,以PGA411-Q1的数字轴角转换器为参照,通过实验进行系统验证。实验结果表明,本文设计的多路旋转变压器解码系统能够较为精确的对8路旋转变压器进行解码。
吴盼[5]（2020）在《基于CPU-FPGA平台的分布式发电系统电磁暂态建模与实时仿真》文中提出随着新能源和分布式发电技术的快速发展与应用,现代电力系统的电力电子化程度越来越高,分布式发电（distributed generation,DG）相关（分布式电源、微网等）领域也得到大量关注与研究。在针对含DG系统的仿真研究中,采用电磁暂态详细开关建模,准确度高,应用范围更广,但同时也存在步长要求高、计算量大的问题,给其实时仿真实现带来巨大挑战。为此,本文基于自主搭建的CPU-FPGA平台开展了多种类DGs电磁暂态建模及其实时仿真应用研究。首先,基于传统电磁暂态仿真算法（Electro-Magnetic Transient Program,EMTP）进行流程优化,进而搭建了基于NI-PXI系统的CPU-FPGA实时仿真平台进行算法实现,可保证实时仿真的准确性与实时性;接着,进行了光伏、储能及风电等多种DG的全开关详细电磁暂态建模工作以及配套控制策略研究,并借助所搭建的实时仿真平台验证了上述模型与相应控制策略的有效性;最后,考虑含多种DG接入应用场景下的实时仿真,以家庭微网应用场景为例进行实时仿真实现,对前述仿真算法与控制方案做进一步改进优化,并经实时仿真分析验证。上述研究结果表明,本文所提的优化EMTP算法流程以及所搭建的CPU-FPGA实时仿真异构平台,可用于多种类DG电磁暂态建模及其多场景应用实时仿真实现,具有较高的可靠性与有效性。
陈皓琦[6]（2019）在《双磁控忆阻动力学模型构建及FPGA硬件实现》文中提出忆阻器（Memristor）作为一种优良的非线性器件,由它形成的电路容易发生混沌振荡。由此产生的混沌信号具有很强的内随机性和宽带功率谱等特性,在安全通信领域中可以发挥重要作用。目前,大多数的研究人员采用分立元件搭建传统模拟电路来实现忆阻混沌系统,但是模拟电路易受外界环境影响,同时忆阻混沌系统对电路参数和初始状态极其敏感,构建的硬件电路稳定性不强,且电路很难做到小型化,不方便嵌入设备中进行工程应用。现场可编程逻辑门阵列（FPGA）具有集成度高、容量大、可靠性高、开发快速等优点,广泛应用于现代数字信号处理和芯片设计领域。采用FPGA技术硬件实现的忆阻混沌电路可以有效利用两者优势,有利于忆阻器在工程中应用和推广。本文的主要工作为构建两个磁控忆阻器,利用其构造一个五阶忆阻混沌电路,对电路非线性特性进行数值分析,并基于FPGA技术硬件实现该电路系统。具体研究内容如下:（1）构建两个磁控忆阻器模型并验证其忆阻特性。基于经典Chua混沌电路设计一个五阶双磁控忆阻混沌电路,对电路非线性特性的数值分析表明,它具有丰富的混沌动力学行为。采用分岔图和Lyapunov指数谱方法研究电路对参数的依懒性,结果表明系统在不同的电路参数下,动力学行为有着明显的差异,其运行轨道经历了极限环、准周期、超混沌状态。最后,基于Multisim电路仿真软件搭建忆阻混沌电路。（2）采用一阶离散处理对电路进行数字化转换,基于Matlab/Simulink平台,利用DSP Builder库开发忆阻混沌系统数字电路,并且进行电气规则检查和逻辑验证。（3）基于FPGA技术,通过CycloneⅣE系列EP4CE10F17C8N芯片搭建的硬件平台,真实实现了该模型数字化系统。设计结果表明,数字化忆阻器系统避免了模拟元器件的漂移和不稳定性,硬件波形显示性能稳定可靠,且与计算机仿真结果完全一致。该设计方案灵活、普适性强,具有实际可推广应用的价值和前景。综上所述,本文的研究成果为传统混沌电路设计提供了新的发展方向,推动了忆阻器在工程中的应用,对信息安全和电子与电路领域有着一定的参考价值及意义。
雷浩东[7]（2019）在《基于FPGA的图像采集和预处理系统设计》文中认为数字图像处理的应用十分广泛,具有很重要的研究价值。随着人们对数字图像处理速度的要求不断提高,传统的图像处理系统已经难以满足要求。FPGA具有并行特性,特别适合处理图像底层并行特性的算法,可以显着提升系统的速度。因此,基于FPGA的图像处理系统越来越受到研究者们的关注。本文设计了一个基于FPGA的图像采集和预处理系统。该系统包括图像采集模块、图像处理模块、图像缓存模块和VGA显示模块。本文先是介绍了FPGA的工作原理和设计方法,然后对数字集成电路中低功耗有限状态机进行研究,给出了基于图论描述有限状态机的方法,建立了低功耗有限状态机编码的数学模型。接着本文通过硬件描述语言对图像采集模块、图像缓存模块和VGA显示模块进行了电路设计。图像采集模块包括摄像头寄存器的配置和视频数据的获取。为了使系统的各个模块能够协调工作,本文采用了异步FIFO和SDRAM作为图像的缓存模块。本文设计了通用的异步FIFO,并且,基于格雷码的镜像对称性提出了一种任意偶数深度的异步FIFO的设计方法,该方法能够提升异步FIFO的利用率,降低硬件资源消耗。处理后的图像数据通过SDRAM控制器缓存至SDRAM,然后按照VGA接口时序要求输出到外部显示器上。图像滤波和边缘检测是图像处理过程中最基础的部分,本文图像处理模块主要针对图像滤波和边缘检测进行研究。本文着重设计并实现了基于FPGA的改进的Sobel边缘检测系统。本系统通过有选择性的中值滤波,既能去除噪声又能更好地保留边缘信息。针对传统Sobel边缘检测算子阈值选取固定的问题,本文提出一种基于阈值自适应的Sobel边缘检测方法。该方法通过图像区域亮度平均值自适应生成阈值,在一定程度上提高了边缘检测的精度。本文使用Matlab软件来仿真算法,利用FPGA的并行性和流水线操作,实现了图像处理算法模块。Modelsim软件上的仿真结果表明各个模块电路符合设计要求。本文将设计的电路在Quartus软件上综合,然后下载到FPGA芯片上。系统测试表明本文实现了图像采集速度为30fps,分辨率为640×480,资源消耗为2824个逻辑单元的实时边缘检测系统,且该系统相对于传统Sobel边缘检测算法具有更好的检测效果。
郑东林[8]（2019）在《基于FPGA时间数字转换器设计及其在激光雷达中的应用》文中研究表明高精度时间间隔测量作为一项重要技术,被广泛应用于卫星通信和导航、地球动力学研究、激光测距、核物理研究、医学成像等领域。其测量精度随着科学技术的发展得到了提升,测量方法也逐渐多样化。基于时间数字转换器的高精度时间间隔测量是目前主流的方式。而基于ASIC技术与基于FPGA实现时间数字转换器是主要的手段。基于FPGA实现TDC主要是为了克服基于ASIC的TDC芯片开发时间周期长、成本高、难度大等问题发展起来的。基于FPGA设计的TDC在实际应用中具有系统集成度高、开发方便、后续升级容易、成本低、移植性好等优点。因此如何使用FPGA实现高精度TDC设计,在时间间隔测量领域中具有重要的研究意义。针对脉冲激光雷达测距精度与范围需求,确定时间数字转换器的时间测量精度以及时间测量范围。并根据需求进行时间数字转换器设计工作,包括对FPGA可编程逻辑单元进行底层设置来构建延时线;针对气泡现象和目前编码器对于FPGA资源的大量占用,以及由编码器引入死区时间的问题提出三级编码方式进行编码器设计;针对延时单元的非线性问题,设计了逐位校准模块;针对校准模块对于随机脉冲的需求,基于FPGA自身特性设计了随机脉冲发生器;针对传输时钟与测量时钟不同,以及由此造成的数据不同步的问题,设计了全局时钟和数据跨时钟模块;并且设计了一个脉冲计数器,满足时间数字转换器的粗时间测量需求。为了验证所设计的TDC的功能性,此搭建了相应的测试平台并进行了大量的测试。实际测试结果表明,进行非线性修正后的TDC的时间分辨率为85.34ps,微分非线性为-0.38LSB≤DNL≤0.21LSB,积分非线性为-0.25LSB≤INL≤0.4LSB,对多个时间间隔进行测量,对应脉冲激光雷达测距的最大误差为1.338cm,同时系统的重复测量频率达到6.857Mhz,满足设计要求。
孙肖东[9]（2018）在《应用于超声细胞生物效应研究的低强度脉冲超声设备开发》文中研究指明在医学领域的治疗技术方面,低强度脉冲超声LIPUS（Low Intensity Pulse Ultrasound）,是应用超声波机械效应、热效应、空化效应等对生物组织产生有益的影响（促进细胞增殖,加强细胞膜的通透性、促进血液循环等）,达到治疗的目的。临床上,LIPUS在软组织的不同部位都得到了应用,包括:皮肤、肌肉、肌腱、血管、骨骼等。目前超声治疗仪器在市场上数量众多,但是一方面由于缺乏相应的治疗最佳参数,没有统一的治疗标准,治疗效果往往达不最佳状态;另一方面仪器设备功能单一,参数固定不变,没有针对各种治疗采取有效的治疗模式。因此需要研制有机械移动部件的LIPUS设备,以方便对不同/相同的组织对象进行比对试验。这里针对目前商业化的低强度超声治疗设备参数单一固定,可调范围有限,不能满足各种实验要求的现状,设计了多参数连续可调的低强度超声仪器。本文所设计方案的特点包括:利用MCU+CPLD实现全数字式控制方式,避免模拟方式的不稳定性。针对不同的用途能产生不同频率、不同占空比、不同脉冲重复频率的激励信号。可以在线改变驱动频率,改变供电电压,从而来改变输出功率强度,通过改变占空比来改变平均输出功率,通过实验的方法,验证了设计的可用性。改变功率部件的供电电压调整输出功率,能够满足不同应用场合的需求。机械移动部分:用嵌入式的方式实现机械部件的移动,实现了运动部分的小型化,紧凑化,在线调节步进电机的驱动电流。尝试从整体的角度进行电路图的设计、电路板的制作、嵌入式软件的实现、CPLD/MCU通讯协议的设计,而不是各个部件的简单累加。用生物细胞进行了比对测试,验证了超声电路的有效性。本论文共分为5章,第一章是绪论,第二章是系统设计的数字部分,第三章侧重介绍模拟电路部分,第四章主要介绍对系统的测试,包括:各部分的波形与声功率测试,以及生物细胞比对测试。第五章是工作总结。
王建[10]（2018）在《OFDM系统FFT解调与信道译码算法及硬件结构研究》文中提出正交频分复用（Orthogonal Frequency Division Multiplexing,OFDM）在多载波传输体制中具有基础性的地位。在以LTE-Advanced、IEEE 802.11ac/ad/ay为代表的宽带无线通信标准中,OFDM是实现高速信息传输的使能技术。以此同时,随着物联网（Internet of Things,IoT）的不断发展完善,OFDM也被3GPP标准化组织遴选为IoT底层机器类型通信（Machine Type Communications,MTC）的解决方案之一。快速傅里叶变换（Fast Fourier Transform,FFT）和信道译码被认为是OFDM系统的关键技术:OFDM信号的解调需要通过FFT来完成,而信道译码是提升信息传输可靠性的主要手段之一。因此,设计高效的FFT解调和信道译码算法及硬件结构对采用OFDM技术的实际通信设备具有重要意义,同时也是学术和工业界持续关注的热点。本文的研究正是围绕这一问题展开,主要工作和创新点包含以下方面:首先,对于目前带宽达数百兆乃至上千兆赫兹的OFDM信号,FFT需要以并行计算方式来完成信号的高速解调,如何以较低的硬件代价来实现具有并行处理能力的FFT计算单元便成为OFDM系统需要解决的关键问题。以此为出发点,论文首先对离散傅里叶变换（Discrete Fourier Transform,DFT）矩阵进行细粒度分解,在此基础上推导得到了新的FFT并行计算方案。进而在设计并行流水线硬件结构时,利用折叠变换的电路分析方法来对运算操作和硬件资源进行合理调度与分配,提出了混合抽取多路延迟反馈的FFT硬件实现方案。在不影响吞吐量和计算时延等关键指标的前提下,所提硬件结构有效融合了现有设计方案的优势,即所消耗的存储资源与多路延迟反馈结构相同,同时占用的计算资源与多路延迟换向结构相当,总硬件资源开销大大低于现有方案。其次,计算结果的信号与量化噪声功率比（Signal-to-Quantization-NoiseRatio,SQNR）是FFT硬件方案设计要考虑的重要指标之一。由于数据控制结构易于实现,radix-2k算法是目前FFT硬件设计主要遵循的计算方法。为使研究更具普适性,论文首先对radix-2k算法的计算方式进行扩展而提出更通用的混合radix-2k算法,并采用矩阵形式对其信号流图进行了严格描述。进而在数据位宽动态变化的定点运算方式下,对混合radix-2kFFT算法量化误差的统计特性与传播方式进行建模,推导出了计算结果SQNR估计表达式并进行硬件测试验证。实验结果表明,所提方案给出的SQNR估计值能很好地与实测结果吻合,充分验证了建模过程的合理性。注意到对于采用混合radix-2k算法的FFT流水线结构,算法阶数和数据位宽的设置将同时影响其硬件资源消耗和SQNR性能,此时硬件复杂度与计算准确度的有效折衷需要通过合理的参数选择来实现。为此论文进一步分析了混合radix-2k算法在在不同流水线结构下的硬件资源需求,提出基于模拟退火启发式搜索的算法阶数与数据位宽联合优化方法。相比于仅考虑数据位宽优化的已有参数选择方案,所提联合优化方法能够以同样的硬件资源开销使FFT计算单元获得显着的SQNR性能提升。在信道译码的研究方面,论文首先考虑了在OFDM宽带无线传输系统中广泛应用的turbo码。交织器在turbo码译码器内用于控制并行软输入软输出（Soft Input Soft Output,SISO）译码单元对外信息的访问。在高并行度下,交织地址的伪随机性给迭代译码过程中外信息的无冲突存取带来了挑战,同时交织器的实现也将具有极高的硬件复杂度,这些问题成为高吞吐量turbo码译码器设计亟待突破的瓶颈。论文以广泛应用的二次置换多项式（Quadratic Permutation Polynomials,QPP）交织器为研究对象,首先研究了在QPP交织方式下,以不同译码策略工作的并行SISO译码单元与外信息存储模块之间的数据传递方式,基于此设计了满足无冲突数据存取的外信息存储方法。所提方案能够适应译码器并行度的改变,且能支持SISO译码单元所采用的各类译码策略,解决了现有方案仅适用于单一译码策略的问题。另一方面,论文利用QPP函数的代数性质来对交织地址的产生和外信息并行读取过程中的算术运算和逻辑操作进行简化,提出了低复杂度并行QPP交织器硬件结构。和已有的QPP交织器实现结构相比,所提方案除了具有更低的硬件复杂度外,还同时适应SISO译码单元所采用的不同译码策略,具有通用性。卷积码是基于OFDM传输体制的MTC设备所采用的信道编码方案。提升译码器的纠错能力是改善MTC设备接收灵敏度、增强其覆盖能力的有效手段之一。相较于Viterbi算法,列表译码算法作为另一类卷积码译码方案以其更优的纠错性能而引起了人们的关注。目前,列表译码算法的高效硬件实现仍面临巨大挑战,主要体现在非咬尾卷积码列表译码器的存储开销过大,而咬尾卷积码列表译码器的计算复杂度极高。针对非咬尾卷积码,论文提出了基于路径标识的并行列表译码方案。论文证明了列表译码算法通过网格搜索得到的候选信息序列之间存在相关性,进而定义路径标识对这一相关性进行描述。路径标识的引入使译码器只需缓存少部分的译码状态信息来完成路径回溯操作,这样译码器的存储开销与现有方案相比能得到显着降低。对于咬尾卷积码的列表译码,论文利用网格循环特性设计了按可靠性排序的初始状态估计算法。基于所提算法给出的初始状态估计值,列表译码器可以在不影响纠错性能的前提下最小化网格搜索空间,以此大大降低了译码器对计算资源的消耗。
二、关于PLD/FPGA的同步设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、关于PLD/FPGA的同步设计（论文提纲范文）
（1）一种人眼安全的小体积激光测距系统的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景和研究意义 |
| 1.2 国内外研究现状 |
| 1.3 文章研究内容和结构 |
| 第二章 激光测距系统总体设计 |
| 2.1 引言 |
| 2.2 激光测距方法介绍 |
| 2.2.1 脉冲飞行时间测距法 |
| 2.2.2 调制波相位测距法 |
| 2.3 系统总体设计 |
| 2.4 本章小结 |
| 第三章 发射模块设计 |
| 3.1 引言 |
| 3.2 发射模块结构 |
| 3.3 激光光源的选择 |
| 3.4 脉冲电流技术介绍 |
| 3.5 开关电路设计 |
| 3.5.1 功率MOSFET选型 |
| 3.5.2 驱动电路设计 |
| 3.6 电源模块设计 |
| 3.7 发射电路优化 |
| 3.7.1 功率地与信号地分离 |
| 3.7.2 缩短放电回路 |
| 3.7.3 功率回路分离 |
| 3.8 发射电路性能测试 |
| 3.9 本章小结 |
| 第四章 接收模块设计 |
| 4.1 引言 |
| 4.2 回波分析 |
| 4.2.1 激光雷达作用距离方程 |
| 4.2.2 激光的大气传输特性 |
| 4.2.3 回波信号信噪比分析 |
| 4.3 接收模块结构 |
| 4.4 光电探测器选择 |
| 4.4.1 光电探测器介绍 |
| 4.4.2 APD选型 |
| 4.4.3 高压偏置电路设计 |
| 4.5 放大电路设计 |
| 4.5.1 初级放大器选择 |
| 4.5.2 次级放大器选择 |
| 4.5.3 放大电路电源设计 |
| 4.6 ADC选择 |
| 4.7 接收电路PCB布局 |
| 4.8 本章小结 |
| 第五章 数据处理及控制模块设计 |
| 5.1 引言 |
| 5.2 FPGA介绍 |
| 5.2.1 FPGA优点 |
| 5.2.2 FPGA选型及主要外围电路设计 |
| 5.2.3 软件开发平台及编程语言 |
| 5.3 传统精确脉冲到达时刻鉴别方法分析 |
| 5.3.1 脉冲前沿时刻鉴别法 |
| 5.3.2 恒定比值时刻鉴别法 |
| 5.3.3 过零时刻鉴别法 |
| 5.4 总值最大法及其改进 |
| 5.4.1 总值最大法 |
| 5.4.2 均值法 |
| 5.4.3 插值法 |
| 5.4.4 减2滑动窗口法 |
| 5.5 信号积累技术 |
| 5.6 系统软件设计 |
| 5.6.1 倍频模块软件设计 |
| 5.6.2 激光发射模块软件设计 |
| 5.6.3 信号接收模块软件设计 |
| 5.6.4 信号处理模块软件设计 |
| 5.7 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（2）轮对电机磨合试验台控制系统的研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 电机性能试验系统的研究现状 |
| 1.2.2 FPGA发展现状 |
| 1.3 电力牵引传动系统简介 |
| 1.4 主要研究内容 |
| 1.5 本章小结 |
| 2 轮对电机磨合试验台方案设计 |
| 2.1 CRH2型动车组牵引电动机概述 |
| 2.1.1 牵引电机结构与参数 |
| 2.1.2 牵引电机磨合试验要求 |
| 2.2 牵引电机调速方法研究 |
| 2.2.1 改变极对数调速 |
| 2.2.2 改变转差率调速 |
| 2.2.3 改变频率调速 |
| 2.3 PWM控制技术 |
| 2.4 试验台系统方案设计 |
| 2.4.1 主电路研究与设计 |
| 2.4.2 关键器件计算及选型 |
| 2.5 控制策略 |
| 2.5.1 双极性SPWM控制 |
| 2.5.2 PID控制 |
| 2.6 本章小结 |
| 3 控制系统硬件电路设计 |
| 3.1 FPGA技术简介 |
| 3.2 主控板选型与最小系统设计 |
| 3.2.1 电源电路 |
| 3.2.2 时钟与复位电路 |
| 3.2.3 配置电路 |
| 3.3 信号采样模块 |
| 3.3.1 A/D转换电路设计 |
| 3.3.2 传感器选型 |
| 3.4 USB通信模块 |
| 3.5 IGBT驱动电路 |
| 3.6 过电压过电流保护电路 |
| 3.7 本章小结 |
| 4 FPGA程序设计 |
| 4.1 软件开发平台介绍 |
| 4.1.1 Verilog HDL语言 |
| 4.1.2 Quartus Prime软件 |
| 4.2 系统时钟模块设计 |
| 4.3 A/D采样模块设计 |
| 4.4 FIFO缓存模块设计 |
| 4.5 USB接口模块设计 |
| 4.5.1 USB模块时序设计 |
| 4.5.2 USB固件程序设计 |
| 4.6 PI算法模块设计 |
| 4.7 SPWM生成模块设计 |
| 4.7.1 基于DDS的正弦波发生模块 |
| 4.7.2 三角载波模块 |
| 4.7.3 带死区的比较模块 |
| 4.8 本章小结 |
| 5 上位机软件设计 |
| 5.1 上位机软件平台 |
| 5.2 上位机软件设计 |
| 5.3 本章小结 |
| 结论 |
| 致谢 |
| 参考文献 |
（3）基于FPGA的视频图像边缘实时检测系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外边缘检测技术的发展及应用 |
| 1.2.1 边缘检测的发展 |
| 1.2.2 边缘检测的应用 |
| 1.3 FPGA在图像处理中的优势与应用 |
| 1.3.1 FPGA在图像处理中的优势 |
| 1.3.2 FPGA在图像处理中应用 |
| 1.4 论文主要内容及章节安排 |
| 第二章 图像边缘检测理论及FPGA硬件平台介绍 |
| 2.1 图像边缘类型概述 |
| 2.2 边缘检测原理 |
| 2.3 常用的边缘检测算法 |
| 2.3.1 基于一阶导数的边缘检测算法 |
| 2.3.2 基于二阶导数的边缘检测算法 |
| 2.3.3 基于最优滤波法的边缘检测算法 |
| 2.4 拟采用的边缘检测方案 |
| 2.5 FPGA硬件平台介绍 |
| 2.5.1 FPGA的由来与特点 |
| 2.5.2 FPGA的基本结构 |
| 2.5.3 FPGA的设计流程 |
| 2.6 本系统整体设计方案 |
| 2.7 本章小结 |
| 第三章 图像数据采集及边缘检测处理 |
| 3.1 摄像头OV5640介绍 |
| 3.2 摄像头OV5640的初始化配置 |
| 3.2.1 SCCB协议介绍 |
| 3.2.2 IIC协议驱动时序介绍 |
| 3.2.3 IIC协议配置各初始化参数 |
| 3.3 摄像头图像数据输出及转换 |
| 3.4 图像预处理及边缘提取 |
| 3.4.1 灰度处理 |
| 3.4.2 3X3像素矩阵生成 |
| 3.4.3 均值滤波 |
| 3.4.4 边缘检测计算 |
| 3.4.5 二值化处理 |
| 3.5 本章小结 |
| 第四章 图像数据缓存及以太网传输 |
| 4.1 SDRAM存储器原理介绍 |
| 4.2 SDRAM控制器顶层模块 |
| 4.2.1 SDRAM控制器 |
| 4.2.2 FIFO读写控制与乒乓存储 |
| 4.3 图像数据封装模块 |
| 4.4 以太网多层协议介绍 |
| 4.5 UDP模块 |
| 4.5.1 以太网发送 |
| 4.5.2 CRC校验 |
| 4.6 本章小结 |
| 第五章 系统验证与分析 |
| 5.1 系统实现及效果展示 |
| 5.2 结论与展望 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（4）基于FPGA的多路旋转变压器解码算法研究与系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 旋转变压器解码技术研究现状 |
| 1.3 系统工具简介 |
| 1.3.1 现场可编程门阵列简介 |
| 1.3.2 硬件描述语言简介 |
| 1.3.3 QUARTUSⅡ简介 |
| 1.4 本文研究的主要内容及结构安排 |
| 第二章 旋转变压器解码系统设计方案 |
| 2.1 旋转变压器基本原理 |
| 2.2 旋转变压器解码方案 |
| 2.2.1 专用解码芯片 |
| 2.2.2 分离器件搭建的解码系统 |
| 2.3 几种解码方案比较 |
| 2.4 本章小结 |
| 第三章 旋转变压器解码算法研究 |
| 3.1 开环解码算法 |
| 3.1.1 CORDIC算法原理 |
| 3.1.2 改进的CORDIC算法 |
| 3.2 传统闭环跟踪解码算法 |
| 3.2.1 传统闭环跟踪解码算法基本原理 |
| 3.2.2 传统闭环跟踪解码算法的不足 |
| 3.3 改进的闭环跟踪解码算法 |
| 3.4 旋转变压器解码算法仿真与分析 |
| 3.4.1 旋转变压器解码算法的FPGA实现 |
| 3.4.2 抗干扰仿真 |
| 3.4.3 阶跃响应仿真 |
| 3.4.4 稳态误差仿真 |
| 3.5 本章小结 |
| 第四章 多路旋转变压器解码系统硬件电路设计 |
| 4.1 总体硬件电路设计 |
| 4.2 激励发生模块 |
| 4.3 采样模块 |
| 4.4 FPGA模块 |
| 4.5 通信模块 |
| 4.6 电源模块 |
| 4.7 本章小结 |
| 第五章 多路旋转变压器解码系统软件设计 |
| 5.1 总体软件设计 |
| 5.2 SPWM波发生模块 |
| 5.3 采样模块 |
| 5.4 多路闭环跟踪解码模块 |
| 5.5 以太网通信模块 |
| 5.5.1 三速以太网IP核的初始化配置 |
| 5.5.2 以太网数据发送 |
| 5.5.3 数据发送程序 |
| 5.6 多路旋转变压器解码系统软件 |
| 5.7 本章小结 |
| 第六章 系统测试分析 |
| 6.1 实验平台构成 |
| 6.2 多路旋转变压器解码实验 |
| 6.2.1 激励发生实验 |
| 6.2.2 以太网通信与信号采样实验 |
| 6.2.3 解码数据和结果 |
| 6.3 实验结论 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 全文总结 |
| 7.2 不足及展望 |
| 参考文献 |
| 附录-多路旋转变压器解码系统顶层模块程序 |
| 在读期间公开发表的论文 |
| 致谢 |
（5）基于CPU-FPGA平台的分布式发电系统电磁暂态建模与实时仿真（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 本文研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 电磁暂态仿真的研究 |
| 1.2.2 分布式发电系统的类型与建模研究 |
| 1.2.3 电力电子化系统实时仿真技术与平台 |
| 1.3 本文的主要工作 |
| 第二章 基于CPU-FPGA平台的电磁暂态实时仿真实现 |
| 2.1 FPGA介绍 |
| 2.2 基于FPGA的优化EMTP算法实现 |
| 2.2.1 FPGA上 EMTP算法流程优化技术 |
| 2.2.2 适用于FPGA的优化EMTP流程 |
| 2.3 基于NI-PXI的 CPU-FPGA实时仿真平台 |
| 2.3.1 CPU-FPGA异构平台架构介绍 |
| 2.3.2 基于CPU的控制系统与接口设计 |
| 2.4 实时仿真验证 |
| 2.4.1 仿真系统与参数 |
| 2.4.2 实时仿真结果分析 |
| 2.4.3 平台实时性能及FPGA资源消耗 |
| 2.5 本章小结 |
| 第三章 光储发电系统电磁暂态建模与实时仿真验证 |
| 3.1 光伏发电系统电磁暂态建模 |
| 3.1.1 光伏发电系统数学建模 |
| 3.1.2 光伏发电系统控制策略 |
| 3.2 储能系统电磁暂态建模 |
| 3.2.1 储能电池详细建模 |
| 3.2.2 储能充放电控制 |
| 3.3 实时仿真验证 |
| 3.3.1 光伏并网系统仿真实验 |
| 3.3.2 光储微网仿真实验 |
| 3.4 本章小结 |
| 第四章 风力发电系统电磁暂态建模与实时仿真验证 |
| 4.1 VBR双馈风机发电系统模型 |
| 4.1.1 双馈异步发电机VBR建模 |
| 4.1.2 风力机输出特性 |
| 4.2 风电系统控制策略 |
| 4.2.1 背靠背变流器控制 |
| 4.2.2 MPPT控制 |
| 4.2.3 变桨距控制 |
| 4.3 VBR风电系统实时仿真 |
| 4.3.1 系统模型与参数 |
| 4.3.2 实验结果对比分析 |
| 4.4 本章小结 |
| 第五章 含多DG接入应用场景实时仿真 |
| 5.1 新型家庭微网应用场景 |
| 5.1.1 系统模型与参数 |
| 5.2 仿真算法与控制优化 |
| 5.2.1 EMTP算法全局并行优化 |
| 5.2.2 基于虚拟三相控制的单相控制系统设计 |
| 5.3 仿真分析 |
| 5.3.1 稳态运行结果 |
| 5.3.2 定时性能与资源消耗 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 后续展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间已发表或录用的论文及其他 |
（6）双磁控忆阻动力学模型构建及FPGA硬件实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 研究背景 |
| 1.1.2 来源与意义 |
| 1.2 相关领域的研究现状及发展前景 |
| 1.2.1 混沌电路的研究现状 |
| 1.2.2 忆阻器的研究现状 |
| 1.2.3 忆阻混沌电路的研究现状 |
| 1.2.4 基于FPGA技术实现混沌系统的研究现状 |
| 1.3 论文主要内容及安排 |
| 1.3.1 主要研究内容 |
| 1.3.2 本文结构 |
| 第二章 忆阻器基础理论 |
| 2.1 忆阻器简介 |
| 2.1.1 忆阻器的提出 |
| 2.1.2 常见忆阻器模型 |
| 2.1.3 广义忆阻器的定义 |
| 2.2 忆阻器的本质特征 |
| 2.3 忆阻器可编程模拟电路设计 |
| 2.3.1 忆阻器一端接地可编程电路 |
| 2.3.2 分压式忆阻器可编程电路 |
| 2.3.3 忆阻器通用编程模块 |
| 2.4 本章小结 |
| 第三章 双磁控忆阻混沌电路模型构建与仿真 |
| 3.1 混沌的刻画方法 |
| 3.2 忆阻模型构建 |
| 3.3 系统方程和动力学分析 |
| 3.3.1 双磁控忆阻混沌电路 |
| 3.3.2 平衡点及其稳定性分析 |
| 3.3.3 双磁控忆阻器模型参数变化动力学分析 |
| 3.4 忆阻混沌电路的Multisim仿真 |
| 3.5 本章小节 |
| 第四章 忆阻混沌电路DSP Builder实现 |
| 4.1 DSP Builder及其设计流程 |
| 4.2 忆阻混沌电路的离散化 |
| 4.3 忆阻混沌电路的DSP Builder设计 |
| 4.4 忆阻混沌电路的DSP Builder实现 |
| 4.5 SignalCompiler使用方法 |
| 4.6 本章小结 |
| 第五章 忆阻混沌电路FPGA硬件实现 |
| 5.1 FPGA概述 |
| 5.2 VHDL开发语言简介 |
| 5.3 开发环境 |
| 5.4 设计流程 |
| 5.4.1 DAC驱动模块设计 |
| 5.4.2 顶层文件设计 |
| 5.4.3 忆阻器模型与FPGA芯片接口 |
| 5.5 实验结果与分析 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 攻读学位期间的研究成果 |
（7）基于FPGA的图像采集和预处理系统设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本文的主要内容与创新 |
| 第二章 FPGA设计基础 |
| 2.1 FPGA概述 |
| 2.2 FPGA的基本结构与原理 |
| 2.3 FPGA设计方法 |
| 2.3.1 FPGA开发流程 |
| 2.3.2 FPGA设计技术 |
| 2.4 软硬件开发环境 |
| 2.4.1 硬件平台 |
| 2.4.2 软件环境 |
| 2.5 数字集成电路中低功耗有限状态机编码的研究 |
| 2.5.1 低功耗设计 |
| 2.5.2 低功耗有限状态机编码 |
| 2.6 本章小结 |
| 第三章 实时图像采集和显示系统的电路设计 |
| 3.1 系统总体设计 |
| 3.2 图像采集模块 |
| 3.2.1 CMOS图像传感器 |
| 3.2.2 IIC配置电路设计 |
| 3.2.3 采集电路设计 |
| 3.3 异步FIFO模块 |
| 3.3.1 异步FIFO设计 |
| 3.3.2 任意偶数深度的异步FIFO设计 |
| 3.4 SDRAM控制模块 |
| 3.4.1 SDRAM总体设计 |
| 3.4.2 SDRAM控制子模块设计 |
| 3.4.3 SDRAM控制模块仿真 |
| 3.5 VGA显示模块 |
| 3.5.1 VGA接口和时序分析 |
| 3.5.2 VGA驱动模块设计和仿真 |
| 3.6 本章小结 |
| 第四章 图像预处理系研究与设计 |
| 4.1 边缘检测算法 |
| 4.1.1 边缘检测理论 |
| 4.1.2 常见边缘检测算子 |
| 4.1.3 算法分析比较 |
| 4.2 改进的自适应阈值算法 |
| 4.3 图像滤波 |
| 4.3.1 中值滤波 |
| 4.3.2 改进的中值滤波 |
| 4.4 图像边缘检测系统设计与FPGA实现 |
| 4.4.1 灰度化电路设计 |
| 4.4.2 图像缓存窗口电路设计 |
| 4.4.3 改进的中值滤波电路设计 |
| 4.4.4 改进的Sobel边缘检测电路设计 |
| 4.5 边缘检测系统验证与分析 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 本文工作总结 |
| 5.2 不足与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（8）基于FPGA时间数字转换器设计及其在激光雷达中的应用（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外相关技术的研究现状 |
| 1.3 论文的主要研究内容及创新点 |
| 1.4 论文章节安排 |
| 第二章 系统设计基础及总体方案 |
| 2.1 FPGA简述及其设计基础 |
| 2.1.1 FPGA的发展简介 |
| 2.1.2 FPGA的基本结构 |
| 2.1.3 FPGA设计基础 |
| 2.2 脉冲激光雷达探测需求 |
| 2.2.1 脉冲激光雷达基本构成及工作流程 |
| 2.2.2 脉冲激光雷达测距原理及需求 |
| 2.3 FPGA时间数字转换器总体设计 |
| 2.3.1 时间数字转换器系统组成 |
| 2.3.2 时间数字转换器工作流程 |
| 2.4 本章小结 |
| 第三章 时间数字转换器测时模块设计 |
| 3.1 时间间隔测量基本方法 |
| 3.1.1 电子计数法 |
| 3.1.2 模拟时间内插法 |
| 3.1.2.1 模拟法时间间隔测量原理 |
| 3.1.2.2 模拟内插法时间间隔测量原理 |
| 3.1.3 时间-幅度转换法原理 |
| 3.1.3.1 模数转换法原理 |
| 3.1.3.2 基于斜坡发生器与模数转换法原理 |
| 3.1.4 游标卡尺法原理 |
| 3.1.5 数字时间内插法原理 |
| 3.1.5.1 数字时间内插基本原理 |
| 3.1.5.2 利用时钟相位内插法原理 |
| 3.1.5.3 基于数字延迟链内插法原理 |
| 3.2 FPGA时间数字转换器测时模块设计 |
| 3.2.1 系统全局时钟模块设计 |
| 3.2.2 系统延时模块设计 |
| 3.2.2.1 FPGA时间内插基础 |
| 3.2.2.2 FPGA延时线设计 |
| 3.2.2.3 延时线测试 |
| 3.2.3 系统的粗测量模块设计 |
| 3.2.4 系统的编码器模块设计 |
| 3.2.4.1 第一级编码 |
| 3.2.4.2 第二级编码 |
| 3.2.4.3 第三级编码 |
| 3.2.5 时钟同步模块 |
| 3.3 本章小结 |
| 第四章 时间数字转换器校准模块设计 |
| 4.1 时间数字转换器主要性能参数 |
| 4.1.1 微分非线性(DNL) |
| 4.1.2 积分非线性(INL) |
| 4.2 时间数字转换器校准方法 |
| 4.2.1 平均校准法 |
| 4.2.2 码密度校准法 |
| 4.2.3 逐位校准法 |
| 4.3 基于FPGA随机脉冲发生器 |
| 4.4 系统的校准模块设计 |
| 4.4.1 FPGA时间数字转换器校准基础 |
| 4.4.2 基于RAM数据统计功能设计 |
| 4.4.3 查找表功能设计 |
| 4.5 系统的传输模块设计 |
| 4.6 本章小结 |
| 第五章 系统测试及结果分析 |
| 5.1 测试平台搭建 |
| 5.1.1 延时线直方图测试平台 |
| 5.1.2 单通道时间间隔测量平台 |
| 5.2 测试结果及误差分析 |
| 5.2.1 延时线直方图测试结果分析 |
| 5.2.2 单通道时间间隔测量结果分析 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
（9）应用于超声细胞生物效应研究的低强度脉冲超声设备开发（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 医用超声的生物效应 |
| 1.3 超声治疗的临床应用 |
| 1.4 用于超声细胞生物效应研究的科研设备 |
| 1.4.1 超声细胞生物效应研究 |
| 1.4.2 实验平台搭建 |
| 1.4.3 商业化设备 LIPUS 实验 |
| 1.4.4 小结 |
| 1.5 机械移动控制 |
| 1.6 论文的主要创新点 |
| 1.7 论文的主要工作与结构 |
| 第2章 系统设计:嵌入式部分 |
| 2.1 系统整体架构 |
| 2.2 嵌入式控制模块中的操作系统及MCU |
| 2.2.1 基于MailSlot的操作系统与抢先多任务的区别 |
| 2.2.2 基于MailSlot的操作系统调度内核 |
| 2.2.3 嵌入式STM32F429 芯片 |
| 2.2.4 Keil/MDK开发环境 |
| 2.2.5 彩色4.3”TFT用户界面的实现 |
| 2.3 嵌入式控制模块中的CPLD开发 |
| 2.3.1 FPGA/CPLD简介 |
| 2.3.2 基于Quartus II的 CPLD开发 |
| 2.3.3 超声激励信号产生 |
| 2.3.4 CPLD频率合成法产生导通角可调的双路驱动信号.. |
| 2.3.5 重复频率占空比可调节电路的实现 |
| 2.4 CPLD/MCU实现准spi通讯 |
| 2.4.1 传输格式定义 |
| 2.4.2 CPLD端实现准spi通讯 |
| 2.4.3 MCU端实现准spi通讯 |
| 2.4.4 准spi通讯速率测试 |
| 2.5 本章小结 |
| 第3章 系统设计：超声功率控制和移动控制及电源与测温模块. |
| 3.1 超声功率控制模块 |
| 3.1.1 超声功率输出器件 |
| 3.1.2 MOS驱动换能器的输出形式 |
| 3.1.3 MOS驱动的时序考虑 |
| 3.1.4 可变导通角应对图腾柱共态导通 |
| 3.1.5 MOS驱动工作原理 |
| 3.1.6 高速隔离光耦 |
| 3.2 电源模块 |
| 3.2.1 非隔离式(电感型)一般电路分析 |
| 3.2.2 功率MOS供电28~70v升压开关电源 |
| 3.2.3 功率N-MOS栅极电压供电与MCU系统供电回路.. |
| 3.3 温度监控回路 |
| 3.3.1 电流测量回路 |
| 3.3.2 功率管温度测量 |
| 3.4 移动控制模块 |
| 3.4.1 工程常用电机的一般分类 |
| 3.4.2 步进电机的内部结构与驱动要求 |
| 3.4.3 步进电机驱动器介绍 |
| 3.4.4 步进电机细分方式 |
| 3.4.5 用x9c103 电子可变电阻实现在线电流调节方式 |
| 3.4.6 TB6600与x9c103 可调电流电路原理 |
| 3.4.7 电子可调电阻x9c103 控制电机工作电流回路原理.. |
| 3.4.8 stm32f030c8t6控制三电机部分 |
| 3.5 xyz三电机联合调试与集成 |
| 3.6 集培养皿扫描路径介绍 |
| 3.7 PC上位机设定运动部件的轨迹与时间 |
| 3.7.1 上位机与嵌入式下位机的通讯 |
| 3.7.2 上位机开发简介 |
| 3.8 本章小结 |
| 第4章 系统测试与验证 |
| 4.1 完全对称的2路驱动信号的测试 |
| 4.1.1 CPLD输出到MOS-栅极(Gate)波形的测量 |
| 4.1.2 光电隔离器件6N137 频率特性测量 |
| 4.1.3 改变导通角/死区时间的输出结果测试 |
| 4.1.4 纯电阻负载下导通角的测试 |
| 4.2 整体验证与测试 |
| 4.2.1 频谱测试 |
| 4.2.2 基于辐射力天平的声功率测试 |
| 4.2.3 声功率测试过程与结果 |
| 4.2.4 电能/声能效率分析 |
| 4.2.5 换能器气化效果测试 |
| 4.3 超声细胞生物效应测试 |
| 4.4 本章小结 |
| 第5章 结论 |
| 参考文献 |
| 附录 |
| 附录1 电路图与电路板 |
| 附录1 .1 MCU主控.sch |
| 附录1 .2 MCU主控.pcb |
| 附录1 .3 CPLD超声部分.sch |
| 附录1 .4 CPLD超声部分.pcb |
| 附录1 .5合并式电机.sch |
| 附录1 .6电机.pcb |
| 附录2 实物图 |
| 附录2 .1超声相关部分实物图 |
| 附录2 .2机械移动部分实物图 |
| 附录3 CPLD与 MCU代码 |
| 附录3 .1 CPLD用 verilog语言表示DDS波形产生 |
| 附录3 .2 CPLD用 verilog语言表示与MCU通讯 |
| 附录3 .3 MCU用 C语言表示与CPLD通讯 |
| 致谢 |
| 攻读硕士学位期间的研究成果 |
（10）OFDM系统FFT解调与信道译码算法及硬件结构研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 研究现状 |
| 1.2.1 FFT算法与硬件实现结构 |
| 1.2.2 FFT定点运算的量化误差分析与参数优化 |
| 1.2.3 Turbo码译码方案与并行交织器设计 |
| 1.2.4 列表译码算法及实现结构 |
| 1.3 论文研究思路与组织结构 |
| 1.3.1 论文的研究思路 |
| 1.3.2 论文组织结构 |
| 1.4 论文的主要贡献 |
| 第二章 FFT并行计算方法与硬件结构设计 |
| 2.1 引言 |
| 2.2 FFT并行计算方案推导 |
| 2.3 基于折叠变换的M~2DF结构 |
| 2.3.1 SDF串行流水线结构的折叠矩阵 |
| 2.3.2 基于折叠矩阵的运算操作重新调度 |
| 2.3.3 M~2DF并行流水线FFT计算结构 |
| 2.4 M~2DF结构的优化设计 |
| 2.4.1 数据排序单元设计方案 |
| 2.4.2 旋转因子压缩存储策略 |
| 2.5 理论分析与硬件测试 |
| 2.5.1 并行流水线FFT结构的资源消耗估计与比较 |
| 2.5.2 M~2DF结构的硬件实现与测试 |
| 2.6 本章小结 |
| 第三章 Radix-2~kFFT量化误差分析与硬件参数优化 |
| 3.1 引言 |
| 3.2 混合radix-2~k算法的矩阵表示及数学性质 |
| 3.2.1 混合radix-2~k算法的矩阵表示 |
| 3.2.2 混合radix-2~k算法各分量矩阵的数学性质 |
| 3.3 混合radix-2~k算法的量化误差分析 |
| 3.3.1 可变数据位宽下的量化误差模型 |
| 3.3.2 量化误差的功率估计 |
| 3.4 流水线FFT结构硬件参数的优化配置 |
| 3.4.1 SDF流水线结构的存储资源需求 |
| 3.4.2 MDC流水线结构的存储资源需求 |
| 3.4.3 流水线结构的计算资源开销估计 |
| 3.4.4 FFT计算单元参数优化 |
| 3.5 仿真分析与实验测试 |
| 3.5.1 流水线结构SQNR与存储开销的仿真分析 |
| 3.5.2 流水线FFT结构SQNR的实验测试 |
| 3.6 本章小结 |
| 第四章 Turbo码并行译码器中QPP交织器硬件结构设计 |
| 4.1 引言 |
| 4.2 Turbo码的并行译码方法 |
| 4.2.1 基于符号的MAP译码算法 |
| 4.2.2 子块并行译码与块交织流水线策略 |
| 4.2.3 基于SMAP与 XMAP的 SISO译码方式 |
| 4.3 针对QPP交织器的外信息无冲突存取方式 |
| 4.3.1 外信息存储模式与QPP交织器的数学表示 |
| 4.3.2 支持无冲突访问的外信息存储模式 |
| 4.4 并行QPP交织器的硬件设计 |
| 4.4.1 数据写入电路结构 |
| 4.4.2 数据读取电路的读地址产生器 |
| 4.4.3 数据读取电路中数据路由单元 |
| 4.5 理论分析与硬件测试 |
| 4.5.1 不同QPP交织器设计方案的复杂度分析 |
| 4.5.2 QPP交织器的硬件实现与测试 |
| 4.6 本章小结 |
| 第五章 卷积码并行列表译码算法与硬件结构设计 |
| 5.1 引言 |
| 5.2 卷积码的并行列表译码方法 |
| 5.2.1 非咬尾卷积码的列表译码 |
| 5.2.2 咬尾卷积码的列表译码 |
| 5.3 基于路径标识的非咬尾卷积码并行列表译码算法 |
| 5.3.1 基于路径标识的前向递推运算 |
| 5.3.2 基于路径标识的路径回溯 |
| 5.4 基于网格循环性的咬尾卷积码初始状态估计器 |
| 5.5 并行列表译码器的硬件结构设计 |
| 5.5.1 并行列表译码器的ACS单元 |
| 5.5.2 并行列表译码器的路径回溯单元 |
| 5.5.3 初始状态估计器 |
| 5.6 理论分析与硬件测试 |
| 5.6.1 非咬尾卷积码列表译码器存储资源分析 |
| 5.6.2 基于FPGA的列表译码器硬件实现与性能测试 |
| 5.6.3 列表译码器的VLSI实现 |
| 5.7 本章小结 |
| 第六章 结束语 |
| 6.1 主要研究成果与创新点 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
| 附录 A CORDIC运算单元的量化误差分析 |
| 附录 B 定理3.2 的证明 |
| 附录 C 定理4.2 的证明 |
| 附录 D 定理4.4 的证明 |
四、关于PLD/FPGA的同步设计（论文参考文献）
- [1]一种人眼安全的小体积激光测距系统的研究[D]. 袁留飞. 西安电子科技大学, 2020(05)
- [2]轮对电机磨合试验台控制系统的研究与设计[D]. 龙辉. 兰州交通大学, 2020(01)
- [3]基于FPGA的视频图像边缘实时检测系统设计[D]. 王宜聪. 大连理工大学, 2020(02)
- [4]基于FPGA的多路旋转变压器解码算法研究与系统设计[D]. 曹彬. 山东理工大学, 2020(02)
- [5]基于CPU-FPGA平台的分布式发电系统电磁暂态建模与实时仿真[D]. 吴盼. 上海交通大学, 2020(01)
- [6]双磁控忆阻动力学模型构建及FPGA硬件实现[D]. 陈皓琦. 江西理工大学, 2019(01)
- [7]基于FPGA的图像采集和预处理系统设计[D]. 雷浩东. 电子科技大学, 2019(01)
- [8]基于FPGA时间数字转换器设计及其在激光雷达中的应用[D]. 郑东林. 武汉大学, 2019(06)
- [9]应用于超声细胞生物效应研究的低强度脉冲超声设备开发[D]. 孙肖东. 深圳大学, 2018(09)
- [10]OFDM系统FFT解调与信道译码算法及硬件结构研究[D]. 王建. 国防科技大学, 2018(02)